您好、欢迎来到现金彩票网!
当前位置:平安彩票app下载 > 骨架化 >

采用FPGA技术的无损图像压缩系统实现方案

发布时间:2019-05-09 06:24 来源:未知 编辑:admin

  随着信息技术的巨大革新,数据存储和传输开始在人类生活中变得越来越重要,数据压缩技术因而应运而生,它不仅能减少数据存储所需的空间还可以缓解传输带宽的压力。数据压缩可以分为有损压缩和无损压缩两种,其中有损压缩技术可以获得较高的压缩比,但是会丢失一些图片信息,可以应用在对图像质量要求不高的领域,但是在医疗图像、航天图像等特殊领域中,则要求图像压缩算法是无损的。

  无损压缩技术可以去除冗余信息并保证重建的步骤不会对原始信息带来任何损失。这样一来,解码后的信息就和原始信息精确相等。CALIC和JPEG-LS等诸多算法都已经被广泛应用在这一领域。另外,离散小波变换(DWT)算法也常被用来放松对开环视频编码系统存储空间和带宽的要求。但是,这些算法大多对数据具有严重的依赖性并且编码步骤较为复杂,因此限制了其在高速产品中的应用。快速高效无损图像压缩系统(FELICS)于1993年由P.G.howard提出,这是一种以编码效率见长的无损图像压缩算法,并且编码时对数据没有依赖性,因此能应用在高速压缩系统中。几种压缩算法的压缩比和压缩时间对比如图1所示,可以看出FELICS算法压缩比适中,但压缩效率的优势较为明显。

  接下来将详细分析FELICS算法的优势和具体的编码步骤,最后将针对这一压缩算法提出一种基于fpga的硬件实现方案。

  FELICS算法中应用到三种主要的技术手段:像素点分布模型的选取、修正的二元编码和GOLOMB-RICE熵编码。

  整幅图像前两个像素点不进行编码处理直接输出,从第三个像素点开始选取与之相邻的两个像素点作为参考像素点,参考像素点的选取规则如图3所示,用i和j来表示行号和列号,P,N1和N2表示当前像素点和两个参考像素点,选取规则如下:

  选出参考像素点N1与N2之后,将二者进行比较,记较大者为H,较小者为L,Δ为H-L。

  依照当前像素点P位于区间[L,H]的位置信息,分为三种情况采用不同的编码方式:

  If (L≤P≤H) 选用修正的二元编码,并用1比特’0’来表示P落于[L,H]内,残余值R=P-L;

  If (H≤P) 同样选用GOLOMB-RICE编码,并用2比特’11’表示P落于大于上界H的区间内,残余值R=P-H-1。

  在修正二元编码的编码区间[L,H]内,中间部分和两边部分相比,有像素点出现的概率要略高一些,所以对二进制编码进行修正,对中间部分像素点的残余值R赋予较短的编码,对两边部分像素点的残余值R赋予较长的编码。例如当△为5时,P值的可能值为0、1、2、3、4、5。在编码时,将处在区间中央的2、3分别编码为00和11,而将0、1、4、5分别编码为110、111、100和101。

  GOLOMB-RICE熵编码是GOLOMB编码的一种特殊情况,属于指数编码的一种。FELICS算法中像素点概率分布模型在小于下界L和大于上界H的部分是以指数形式分布的,符合GOLOMB-RICE编码的适用范围,因此选用这种编码方法。编码步骤如下:

  在整幅图像编码开始之前,建立一个U×V×T比特大小的累加表,其中U,V和T分别代表背景值Δ的个数、备选K值的个数和每一个K值下累计编码的长度。在每一次进行GOLOMB-RICE编码之前,按照Δ的数值定位到累加表的相应行,选出累计编码长度最短的K值作为当前像素残余值GOLOMB-RICE编码的K值。

  最终的GOLOMB-RICE编码由三部分组成:unary个’1’,binary的二进制形式和1比特’0’,其中’0’置于一进制编码和二进制编码之间,作为解码时的标志位。

  编码完成之后要依次用备选的K值对残余值R进行GOLOMB-RICE编码,计算出编码的长度并累加到累加表中K值相应的位置处,以用于后续像素点进行GOLOMB-RICE编码时K值的选取。

  设计采用 4 级流水线结构,系统只有一个主时钟CLK作为工作时钟。硬件实现包括控制单元、上下文模型选取单元、预测单元、熵编码单元和并串转换单元,硬件结构框图如图 4。

  控制单元负责产生控制信号以协调各电路模块的工作顺序;上下文模型选取单元将像素值输入存储器进行存储,产生当前像素、相邻像素和上下文预测值Δ;预测单元根据不同的上下文模型求出像素残余值;编码单元对像素残余值进行修正的二元编码或GOLOMB-RICE编码;并串转换单元负责将编码结果转换为码流进行输出。

  图5所示为各个电路子模块的接口定义及连线图。其中上下文产生模块和预测模块功能具有连续性,用一个模块表示,像素值以光栅扫描的顺序逐行进行读入,需要一个行存储器对像素值进行存储,每完成对一个像素点的编码操作之后,将存储器中该处的像素值更新为当前行当前列的像素值,本方案处理的图像大小为512*512,因此只需要一个512*8比特的存储器。修正二元编码和GOLOMB-RICE编码模块算法相对复杂一些,为了加快系统的时钟频率,将算法中的计算步骤进行拆分细化。GOLOMB-RICE编码模块需要进行参数K的选取,若K的可能值有4个,则还需要256*8*4比特大小的存储器作为累加表。最后,由于编码后的码值是变长的,为了满足输出端口的要求,要对编码结果进行并串转换操作,输出端以码流的形式进行输出。

  压缩系统已集成在XILINX VIRteX-5 FPGA上,并利用开发板XUPV5_LX110T进行了验证,当工作频率为20MHZ时, 吞吐率可达45f/s,所需存储空间仅为13.1Kbits,每帧的功耗仅为13.67毫瓦。经过若干经典图像测试后发现此压缩系统的平均压缩比为2.2,和主流的无损图像压缩算法(如JPEG-LS)相当,但压缩效率提升约80%左右。

  科技的发展和移动终端的普及对图像压缩系统的处理效率提出了越来越高的要求。本方案中的无损图像压缩系统和传统压缩算法(如JPEG-LS, CALIC等)相比,在压缩比相当的情况下,算法简单,所需的存储器面积和处理时间也都大幅度下降,可以很好地兼容到医疗或航天图像压缩系统中。

  正点原子推出的“开拓者“、”新起点”两款FPGA开发板功能强大,配有教科书级的文档教程;配套的视频分为工具篇

  正点原子推出的“开拓者“、”新起点”两款FPGA开发板功能强大,配有教科书级的文档教程;配套的视频分为工具篇

  本文档的主要内容详细介绍的是使用FPGA进行消抖的典型例子包括了:PCB和电路原理图,应用程序,频率....

  68HC908EY16是8位微控制器单元(MCU)的低成本、高性能M68HC08系列的一员。该系列中....

  ,不多说,看附件 (502.27 KB ) (16.12 MB ) (8.44 MB ) (22.75 MB )...

  在正式开始之前,我们先看看一位FPGA工程师的工作日常: 开始设计代码 开始写第一个always代码 发现要增加一个信号,因此...

  如题,FPGA有没有类似STM32的低功耗功能啊?运行功耗大不大?不知道项目适不适合使用...

  报告中,IC Insights展示了在过去两年中,整个内存市场如何推动了IC市场的总体增长,同时也指....

  活动现场发布了新型存储器件及集成、深度学习智能芯片等100项技术创新成果。其中,三维新型存储器、自主....

  Cypress公司的IBIS5-B-1300将模拟图像获取、数字化和数字信号处理的功能集成在单一芯片....

  高云半导体与ARM公司展开深度合作,通过DesignStart计划为其客户提供免费的Cortex-M处理器软核

  嵌入式设计正在推动当今物联网系统往高性能,高灵活性和低成本方向发展。 FPGA以相同的成本,功耗和封....

  你好 我已经连接了USB控制器与SMTAN6 FPGA,我已经配置了这个连接,可以从PC USB接口与CY7C68013A初始化F...

  据长电科技第六届董事会第二十三次会议报告显示,长电科技第七届董事会将由9名董事组成,其中,中芯国际董....

  大家好,我不知道为什么我编程我的EEPROM,它不起作用...当我编程时,完成led不亮。 它就像是FPGA不会记忆我不知道有...

  The latest version of the installation, operation, and service manual.........

  嗨, 我的要求是将120MHZ时钟分频为12Mhz。 可用于FPGA的输入(120Mhz)是正弦波。 我可以将正弦波输入到FPGA输...

  我正在试用一块使用xc3s1200e的新电路板。 在电路板中,我使用主SPI模式配置FPGA,SPI器件是AT45DB642D。 我可...

  首先,扰码:扰码的目的是抑制线” ,便于从线路信号中提取时钟信号。由于线路信号仅

  本文档的主要内容详细介绍的是给ARM入门者的一些学习经验资料合集免费下载。

  STD总线优良的物理特性使之具有抗恶劣环境的能力。其模块化小尺寸结构使其具有抗冲击和振动的能力,也可....

  多层板的镀铜一般是为了解决钻孔后孔内无铜导电的问题,铜的电的良导体,选择铜而不选择其它金属是成本和实....

  现代FPGA是有史以来最复杂的集成电路之一,它们采用最先进 的晶体管技术和顶尖的架构,以实现令人难以....

  存储器市况不明,针对存储器价格波动趋势,存储器控制芯片厂慧荣总经理苟嘉章表示,预估快闪存储器(NAN....

  英特尔推出Intel Optane存储器H10,进一步挑战三星、SK海力士的地位

  而对于来势汹汹的英特尔,三星与 SK 海力士随即表示,将推出相类似的产品以抗衡英特尔。

  在用verilog编写代码的时候出现错误提示:“mixed single- and double-e....

  “嵌入式系统”这个词范围很广,从数字式电子表到变电站电力检测系统中的PC都可归于这一范畴。大多数情况....

  Zipline与加纳政府签订的合同价值1250万美元,但加纳政府少数党(由加纳医学协会支持)对该协议....

  在万物互联大背景下,预计未来将有数以百亿的智能设备连接至互联网。思科公司最新数据显示,到 2021 ....

  单片机与简单的接口电路相结合即可构成单片机最小系统,这是单片机的基础应用;在中职的单片机教学中,以单....

  All Programmable 技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.,(N....

  AI芯片领域玩家众多,作品也在不断更新迭代。然而,到目前为止,完全符合描述和基准测试的AI芯片寥寥无....

  中美医疗水平差距究竟有多大?中国这些年在医疗水平上全面赶超欧美了吗?近日,一位上海医生网友在知乎上关....

  FPGA对于硬件工程师以及高校师生来说是非常重要的一项技能,其重要性甚至要超过PCB设计,不仅是因为....

  早前苹果与高通诉讼案大和解,苹果将采用高通基带芯片后,英特尔(Intel)同时也宣布退出5G基带芯片....

  :针对模拟电路实验教学过程中存在的实验项目单一、电路原理难理解、学生学习积极性不高的问题,结合实际教....

  此文档包含设备特定信息。更多信息可在Picmicro™中端参考手册(DS33023)中找到,该手册可....

  Niagara 框架使用 Java 虚拟机作为在各种各样的操作系统及硬件平台上的统一的运行时环境,从....

  阿里云、腾讯云在几天前扎堆推出了FPGA云服务。而百度呢,2015年获得百度最高奖的“仙童”项目正是....

  在并购浪潮的裹挟下,半导体从业者也更加小心翼翼,如履薄冰。就算在“曲高和寡”的小众FPGA市场,也已....

  Alibaba Cloud(阿里云)已宣布与英特尔合作开展基于云的现场可编程门阵列 (FPGA) 加....

  在使用 FPGA 构建的基于微控制器的典型系统中,开发人员需要管理用于加载 FPGA 编程比特流的序....

  高云半导体作为全球发展最快的可编程逻辑公司,宣布其FPGA和可编程SoC产品可支持HyperBus™....

  VR/MR医疗服务商HoloEyes获得2.5亿日元投资,已落地39个医疗设施

  通过使用该服务,可以支持医疗和教育站点作为医疗领域中的通信工具,例如在手术前确认受影响的区域。该服务....

  MSP430 单片机的程序设计可以使用汇编语言,也可以使用 C 语言,这一部分将讲述这些内容。如果使....

  MCU 为产品核心器件,又称CPU。内部包含有运算器、控制器、存储器等。它相当于人的大脑,指挥着各个....

  对此,诺基亚在财报中坦言,该公司今年下半年将承受“巨大的压力”。而彭博社直接评价,随着5G设备供应商....

  12月27日的荣耀新品发布会上,与荣耀V20一同发布的智能硬件中,荣耀存储引起了格外的关注。这是荣耀....

  93XX46X和56X、66X、76X、86X系列串行EEPROM的数据手册免费下载

  Microchip Technology Inc. 生产的低电压串行电可擦写式可编程只读存储器 (E....

  意法半导体第一季度实现净营收20.8亿美元,毛利率39.4%,营业利润率10.2%,净利润1.78亿....

  SK海力士第一季营益惨摔近70% 估计今年NAND晶圆投片量将年减10%以上

  存储器循环暴起暴落,价格重挫和需求降温,让 SK 海力士(SK Hynix)第一季营益惨摔近 70%....

  我们考虑如何通过具有高性能CPU子系统和包括FPGA可重编程加速硬件处理单元的SoC架构来成功应对5....

  本文档的主要内容详细介绍的是使用FPGA开发板进行奇偶流水灯的详细资料说明。

  本文档的主要内容详细介绍的是FPGA基础及7系列FPGA基本原理的基础资料说明

  本文档的主要内容详细介绍的是使用FPGA实现三输入的多数判决器的实验详细资料说明。

  ARM:架构採用32位精简指令集(RISC)处理器架构,从ARM9开始ARM都採用了哈佛体系结构,这....

  赛灵思表示全球首款自行调适运算平台产品Versal可以为其硬件与软件进行编程与最佳化的工作

  随着越来越广泛的联网需求,加上越来越多的联网设备情况下,资料中心的高效能运算已成为现代商业营运模式中....

  本文档的主要内容详细介绍的是DSP设计与应用教程之汇编程序设计举例的资料说明。

  DSP设计与应用教程之TMS320C54XDSP指令系统的详细资料说明

  本文档的主要内容详细介绍的是DSP设计与应用教程之TMS320C54XDSP指令系统的详细资料说明。

  LE2416RLBXA EEPROM存储器,2线RLBXA是一个2线串行接口EEPROM。它结合了我们公司的高性能CMOS EEPROM技术,实现了高速和高可靠性。该设备与I C内存协议兼容;因此,它最适合需要小规模可重写非易失性参数存储器的应用。 单电源电压:1.7V至3.6V(读取) 擦除/写入周期: 10 循环(页面写入) 容量:16k位(2k x 8位) 工作温度:-40到+ 85°C 接口:双线串行接口(I C总线kHz 低功耗: 待机:2μA(最大) 有效(读取):0.5mA(最大) 自动页面写入模式:16字节 读取模式:顺序读取和随机读取 数据保留期:20年 上拉电阻:WP引脚上带有内置上拉电阻的5kΩ(典型值) 高可靠性...

  TLC5958 具有 48k 位存储器的 48 通道、16 位 PWM LED 驱动器

  信息描述TLC5958 是一款 48 通道恒流灌电流驱动器,适用于占空比为 1 至 32 的多路复用系统。 每个通道都具有单独可调的 65536 步长脉宽调制 (PWM) 灰度 (GS)。采用 48K 位显示存储器以提升视觉刷新率,同时降低 GS 数据写入频率。输出通道分为三组,每组含 16 个通道。 各组都具有 512 步长颜色亮度控制 (CC) 功能。 全部 48 通道的最大电流值可通过 8 步长全局亮度控制 (BC) 功能设置。 CC 和 BC 可用于调节 LED 驱动器之间的亮度偏差。 可通过一个串行接口端口访问 GS、CC 和 BC 数据。如需应用手册:,请通过电子邮件发送请求。TLC5958 有一个错误标志:LED 开路检测 (LOD),可通过串行接口端口读取。 TLC5958 还具有节电模式,可在全部输出关闭后将总流耗设为 0.8mA(典型值)。特性 48 通道恒流灌电流输出具有最大亮度控制 (BC)/最大颜色亮度控制 (CC) 数据的灌电流: 5VCC 时为 25mA 3.3VCC 时为 20mA 全局亮度控制 (BC):3 位(8 步长) 每个颜色组的颜色亮度控制 (CC):9 位(512 步长),三组使用多路复用增强型光谱 (ES) PWM 进行灰度 (GS) 控制:16 位 支持 32 路多路复用的 48K 位灰度数据...

  TPS59116 全套 DDR、DDR2 和 DDR3 存储器功率解决方案、用于嵌入式计算的同步降压控制器

  信息描述 The TPS59116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18, and DDR3 memory systems. It integrates a synchronous buck controller with a 3-A sink/source tracking linear regulator and buffered low noise reference. The TPS59116 offers the lowest total solution cost in systems where space is at a premium. The TPS59116 synchronous controller runs fixed 400-kHz pseudo-constant frequency PWM with an adaptive on-time control that can be configured in D-CAP™ Mode for ease of use and fastest transient response or in current mode to support ceramic output capacitors. The 3-A sink/source LDO maintains fast transient response only requiring 20-µF (2 × 10 µF) of ceramic output capacitance. In addition, the LDO supply input is available externally to significantly reduce the total power losses. The TPS59116 supports all of the sleep state controls placing VTT at high-Z in S3 (suspend to RAM) and dischargin...

  TPS53317A 用于 DDR 存储器终端的 6A 输出 D-CAP+ 模式同步降压集成 FET 转换器

  信息描述 TPS53317A 器件是一款设计为主要用于 DDR 终端的集成场效应晶体管 (FET) 同步降压稳压器。 它能够提供一个值为 ½ VDDQ的经稳压输出,此输出具有吸收电流和源电流功能。TPS53317A 器件采用 D-CAP+ 运行模式,简单易用,所需外部组件数较少并可提供快速瞬态响应。 该器件还可用于其他电流要求高达 6A 的负载点 (POL) 稳压应用。此外,该器件支持具有严格电压调节功能的 6A 完整灌电流输出。该器件具有两种开关频率设定值(600kHz 和 1MHz),可提供集成压降支持、外部跟踪功能、预偏置启动、输出软放电、集成自举开关、电源正常功能、V5IN 引脚欠压锁定 (UVLO) 保护功能,支持采用陶瓷和 SP/POSCAP 电容。 该器件支持的输入电压最高可达 6V,而输出电压在 0.45V 至 2.0V 范围内可调。TPS53317A 器件采用 3.5mm × 4mm 20 引脚超薄四方扁平无引线 (VQFN) 封装(绿色环保,符合 RoHS 标准并且无铅),其中应用了 TI 专有的集成 MOSFET 和封装技术,其额定运行温度范围为 –40°C 至 85°C。特性 采用 TI 专有的集成金属氧化物半导体场效应晶体管 (MOSFET) 和封装技术支持 DDR 内存...

  TPS51716 完整 DDR2、DDR3 和 DDR3L 存储器功率解决方案同步降压

  信息描述 TPS51716 用最少总体成本和最小空间提供一个针对 DDR2,DDR3,DDR3L 和 LPDDR3 内存系统的完整电源。 它集成了同步降压稳压器控制器 (VDDQ),此控制器具有 2A 灌电流/拉电流跟踪 LDO (VTT) 和经缓冲的低噪声基准 (VTTREF)。 TPS51716 采用与 500kHz 或 670kHz 工作频率相耦合的 D-CAP2™ 模式,此模式在无需外部补偿电路的情况下可支持陶瓷输出电容器。 VTTREF 跟踪 VDDQ/2 的精度高达 0.8%。 能够提供 2A 灌电流/拉电流峰值电流功能的 VTT 只需 10μF 的陶瓷电容器。 此外,此器件特有一个专用的 LDO 电源输入。TPS51716 提供丰富、实用的功能以及出色的电源性能。 它支持灵活功率级控制,将 VTT 置于 S3 中的高阻抗状态并在 S4/S5 状态中将 VDDQ,VTT 和 VTTREF 放电(软关闭)。 它包括具有低侧 MOSFET RDS(接通)感测的可编程 OCL,OVP/UVP/UVLO 和热关断保护。TPS51716 从 TI 出厂时采用 20引脚,3mm x 3mm QFN 封装并且其额定环境温度范围介于 -40°C 至 85°C 之间。特性 同步降压控制器 (VDDQ)转换电压范围:3V 至 28V输出...

  TPS51216 DDR2/3/3L/4 存储器电源解决方案同步降压控制器,2A LDO,缓冲参考

  信息描述 The TPS51216 provides a complete power supply for DDR2, DDR3 and DDR3L memory systems in the lowest total cost and minimum space. It integrates a synchronous buck regulator controller (VDDQ) with a 2-A sink/source tracking LDO (VTT) and buffered low noise reference (VTTREF). The TPS51216 employs D-CAP™ mode coupled with 300 kHz/400 kHz frequencies for ease-of-use and fast transient response. The VTTREF tracks VDDQ/2 within excellent 0.8% accuracy. The VTT, which provides 2-A sink/source peak current capabilities, requires only 10-μF of ceramic capacitance. In addition, adedicated LDO supply input is available.The TPS51216 provides rich useful functions as well as excellent power supply performance. It supports flexible power state control, placing VTT at high-Z in S3 and discharging VDDQ, VTT and VTTREF (soft-off) in S4/S5 state. Programmable OCL with low-side MOSFET RDS(...

  AD5175 单通道、1024位数字变阻器,配有I²C接口和50-TP存储器

  信息优势和特点 单通道、1024位分辨率 标称电阻:10 kΩ 50次可编程(50-TP)游标存储器 温度系数(变阻器模式):35 ppm/°C 单电源供电:2.7 V至5.5 V 双电源供电:±2.5 V至±2.75 V(交流或双极性工作模式) I2C兼容型接口 游标设置和存储器回读 上电时从存储器刷新 电阻容差存储在存储器中 薄型LFCSP、10引脚、3 mm x 3 mm x 0.8 mm封装 紧凑型MSOP、10引脚、3 mm × 4.9 mm × 1.1 mm封装产品详情AD5175是一款单通道1024位数字变阻器,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。该器件既可以采用±2.5 V至±2.75 V的双电源供电,也可以采用2.7 V至5.5 V的单电源供电,并提供50次可编程(50-TP)存储器。AD5175的游标设置可通过I²C兼容型数字接口控制。将电阻值编程写入50-TP存储器之前,可进行无限次调整。AD5175不需要任何外部电压源来帮助熔断熔丝,并提供50次永久编程的机会。在50-TP激活期间,一个永久熔断熔丝指令会将电阻位置固定(类似于将环氧树脂涂在机械式调整器上)。AD5175提供3 mm × 3 mm 10引脚LFCSP和10引脚MSOP两种封装。保证工作温度范围为−40°C至+125°C扩展...

  AD5174 单通道、1024位数字变阻器,配有SPI接口和50-TP存储器

  信息优势和特点 单通道、1024位分辨率 标称电阻:10 kΩ 50次可编程(50-TP)游标存储器 温度系数(变阻器模式):35 ppm/°C 单电源供电:2.7 V至5.5 V 双电源供电:±2.5 V至±2.75 V(交流或双极性工作模式) SPI兼容型接口 游标设置和存储器回读 上电时从存储器刷新 电阻容差存储在存储器中 薄型LFCSP、10引脚、3 mm x 3 mm x 0.8 mm封装 紧凑型MSOP、10引脚、3 mm × 4.9 mm × 1.1 mm封装产品详情AD5174是一款单通道1024位数字变阻器,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。 该器件既可以采用±2.5 V至±2.75 V的双电源供电,也可以采用2.7 V至5.5 V的单电源供电,并提供50次可编程(50-TP)存储器。AD5174的游标设置可通过SPI数字接口控制。将电阻值编程写入50-TP存储器之前,可进行无限次调整。AD5174不需要任何外部电压源来帮助熔断熔丝,并提供50次永久编程的机会。在50-TP激活期间,一个永久熔断熔丝指令会将电阻位置固定(类似于将环氧树脂涂在机械式调整器上)。AD5174提供3 mm × 3 mm 10引脚LFCSP和10引脚MSOP两种封装。保证工作温度范围为−40°C至+125°C扩展工业...

  AD5292 单通道、1%端到端电阻容差(R-TOL)、1024位数字电位计,具有20次可编程存储器

  信息优势和特点 单通道、256/1024位分辨率 标称电阻:20 kΩ、50 kΩ和100 kΩ 标称电阻容差误差(电阻性能模式):±1%(最大值) 20次可编程游标存储器 温度系数(变阻器模式):35 ppm/°C 分压器温度系数:5 ppm/°C +9V至+33V单电源供电 ±9V至±16.5V双电源供电 欲了解更多特性,请参考数据手册 下载AD5292-EP (Rev 0)数据手册(pdf) 温度范围:−55°C至+125°C 受控制造基线 唯一封装/测试厂 唯一制造厂 增强型产品变更通知 认证数据可应要求提供 V62/12616 DSCC图纸号产品详情AD5292是一款单通道1024位数字电位计1,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。这些器件能够在宽电压范围内工作,支持±10.5 V至±16.5 V的双电源供电和+21 V至+33 V的单电源供电,同时确保端到端电阻容差误差小于1%,并具有20次可编程(20-TP)存储器。业界领先的保证低电阻容差误差特性可以简化开环应用,以及精密校准与容差匹配应用。AD5291和AD5292的游标设置可通过SPI数字接口控制。将电阻值编程写入20-TP存储器之前,可进行无限次调整。这些器件不需要任何外部电压源来帮助熔断熔丝,并提供20次永久编程的机...

  AD5291 单通道、1%端到端电阻容差(R-Tol)、256位数字电位计,具有20次可编程存储器

  信息优势和特点 单通道、256/1024位分辨率 标称电阻:20 kΩ, 50 kΩ和 100 kΩ 校准的标称电阻容差:±1%(电阻性能模式) 20次可编程 温度系数(变阻器模式):35 ppm/°C 温度系数(分压器模式):5 ppm/°C +9 V 至 +33 V 单电源供电 ±9 V至±16.5 V 双电源供电 欲了解更多特性,请参考数据手册 产品详情AD5291/AD5292属于ADI公司的digiPOT+™ 电位计系列,分别是单通道256/1024位数字电位计1 ,集业界领先的可变电阻性能与非易失性存储器(NVM)于一体,采用紧凑型封装。这些器件的工作电压范围很宽,既可以采用±10.5 V至±16.5 V双电源供电,也可以采用+21 V至+33 V单电源供电,同时端到端电阻容差误差小于1%,并提供20次可编程(20-TP)存储器。业界领先的保证低电阻容差误差特性可以简化开环应用,以及精密校准与容差匹配应用。AD5291/AD5292的游标设置可通过SPI数字接口控制。将电阻值编程写入20-TP存储器之前,可进行无限次调整。这些器件不需要任何外部电压源来帮助熔断熔丝,并提供20次永久编程的机会。在20-TP激活期间,一个永久熔断熔丝指令会将游标位置固定(类似于将环氧树脂涂在机械式调整器上)。AD5291/AD52...

  信息优势和特点 四通道、64位分辨率 1 kΩ, 10 kΩ, 50 kΩ, 100 kΩ 非易失性存储器1 存储游标设置,并具有写保护功能 上电恢复至EEMEM设置,刷新时间典型值为300 µs EEMEM重写时间:540 µs(典型值) 电阻容差存储在非易失性存储器中 EEMEM提供12个额外字节,可存储用户自定义信息 I2C兼容型串行接口 直接读写RDAC2 和EEMEM寄存器 预定义线性递增/递减命令 预定义±6 dB阶跃变化命令 欲了解更多信息,请参考数据手册产品详情AD5253/AD5254分别是64/256位、四通道、I2C®, 采用非易失性存储器的数字控制电位计,可实现与机械电位计、调整器和可变电阻相同的电子调整功能。AD5253/AD5254具有多功能编程能力,可以提供多种工作模式,包括读写RDAC和EEMEM寄存器、电阻的递增/递减、电阻以±6 dB的比例变化、游标设置回读,并额外提供EEMEM用于存储用户自定义信息,如其它器件的存储器数据、查找表或系统识别信息等。主控I2C控制器可以将任何64/256步游标设置写入RDAC寄存器,并将其存储在EEMEM中。存储设置之后,系统上电时这些设置将自动恢复至RDAC寄存器;也可以动态恢复这些设置。在同步或异步通...

  AD5254 四通道、256位、 I2C 、非易失性存储器、数字电位计

  信息优势和特点 四通道、256位分辨率 1 kΩ, 10 kΩ, 50 kΩ, 100 kΩ 非易失性存储器1存储游标设置,并具有写保护功能 上电恢复为EEMEM设置,刷新时间典型值为300 µs EEMEM重写时间:540 µs(典型值) 电阻容差存储在非易失性存储器中 EEMEM提供12个额外字节,可存储用户自定义信息 I2C兼容型串行接口 直接读/写RDAC2 和EEMEM寄存器 预定义线性递增/递减命令 预定义±6 dB阶跃变化命令 欲了解更多特性,请参考数据手册产品详情AD5253/AD5254分别是64/256位、四通道、I2C®, 采用非易失性存储器的数字控制电位计,可实现与机械电位计、调整器和可变电阻相同的电子调整功能。AD5253/AD5254具有多功能编程能力,可以提供多种工作模式,包括读写RDAC和EEMEM寄存器、电阻的递增/递减、电阻以±6 dB的比例变化、游标设置回读,并额外提供EEMEM用于存储用户自定义信息,如其它器件的存储器数据、查找表或系统识别信息等。主控I2C控制器可以将任何64/256步游标设置写入RDAC寄存器,并将其存储在EEMEM中。存储设置之后,系统上电时这些设置将自动恢复至RDAC寄存器;也可以动态恢复这些设置。在同步或异步通...

  信息优势和特点 非易失性存储器可保存游标设置 电阻容差存储在非易失性存储器中 1 k Ω, 10 k Ω, 50 k Ω 100 k Ω I2C 兼容型串行接口 游标设置回读功能 线性递增/递减预定义指令 ±6 dB对数阶梯式递增/递减预定义指令 单电源:2.7 V至5.5 V 逻辑操作电压:3 V至5 V 上电复位至EEMEM设置,刷新时间小于1 ms 非易失性存储器写保护 数据保留期限:100年(典型值, TA = 55°C )产品详情AD5252是一款双通道、数字控制可变电阻(VR),具有256位分辨率。它可实现与电位计或可变电阻相同的电子调整功能。该器件通过微控制器实现多功能编程,可以提供多种工作与调整模式。在直接编程模式下,可以从微控制器直接加载RDAC寄存器的预设置。在另一种主要工作模式下,可以用以前存储在EEMEM寄存器中的设置更新RDAC寄存器。当更改RDAC寄存器以确立新的游标位时,可以通过执行EEMEM保存操作,将该设置值保存在EEMEM中。一旦将设置保存在EEMEM寄存器之后,这些值就可以自动传输至RDAC寄存器,以便在系统上电时设置游标位。这种操作由内部预设选通脉冲使能;也可以从外部访问预设值。基本调整模式就是在游标位设置(RDAC)寄...

  信息优势和特点 非易失性存储器保存游标设置 电阻容差存储在非易失性存储器中 1 k Ω, 10 k Ω, 50 k Ω 100 k Ω I2C 兼容型串行接口 游标设置回读功能 线性递增/递减预定义指令 ±6 dB对数阶梯式递增/递减预定义指令 单电源:2.7 V至5.5 V 逻辑操作电压:3 V至5 V 上电复位至EEMEM设置,刷新时间小于1 ms 非易失性存储器写保护 数据保持能力:100年(典型值,TA = 55°C )产品详情AD5251是一款双通道、数字控制可变电阻(VR),具有64位分辨率。它可实现与电位计或可变电阻相同的电子调整功能。该器件通过微控制器实现多功能编程,可以提供多种工作与调整模式。在直接编程模式下,可以从微控制器直接加载RDAC寄存器的预设置。在另一种主要工作模式下,可以用以前存储在EEMEM寄存器中的设置更新RDAC寄存器。当更改RDAC寄存器以确立新的游标位时,可以通过执行EEMEM保存操作,将该设置值保存在EEMEM中。一旦将设置保存在EEMEM寄存器之后,这些值就可以自动传输至RDAC寄存器,以便在系统上电时设置游标位。这种操作由内部预设选通脉冲使能;也可以从外部访问预设值。基本调整模式就是在游标位设置(RDAC)寄存器...

  信息优势和特点 双通道、1024位分辨率 标称电阻:25 kΩ、250 kΩ 标称电阻容差误差:±8%(最大值) 低温度系数:35 ppm/°C 2.7 V至5 V单电源或±2.5 V双电源 SPI兼容型串行接口 非易失性存储器存储游标设置 加电刷新EEMEM设置 永久性存储器写保护 电阻容差储存于EEMEM中 26字节额外非易失性存储器,用于存储用户定义信息 1M编程周期 典型数据保留期:100年 下载AD5235-EP数据手册 (pdf) 温度范围:-40℃至+125°C 受控制造基线 一个装配/测试厂 一个制造厂 增强型产品变更通知 认证数据可应要求提供 V62/11605 DSCC图纸号产品详情AD5235是一款双通道非易失性存储器1、数控电位计2,拥有1024阶跃分辨率,保证最大低电阻容差误差为±8%。该器件可实现与机械电位计相同的电子调整功能,而且具有增强的分辨率、固态可靠性和出色的低温度系数性能。通过SPI®-兼容串行接口,AD5235具有灵活的编程能力,支持多达16种工作模式和调节模式,其中包括暂存编程、存储器存储和恢复、递增/递减、±6 dB/阶跃对数抽头调整和游标设置回读,同时提供额外的EEMEM1 ,用于存储用户定义信息,如其他元件的存储器数据、查找表、系统标识信息等。...

  信息优势和特点 1024位分辨率 非易失性存储器保存游标设置 上电时利用EEMEM设置刷新 EEMEM恢复时间:140 µs(典型值) 完全单调性工作 端接电阻:10 kΩ、50 kΩ、100 kΩ 永久存储器写保护 游标设置回读功能 预定义线性递增/递减指令 预定义±6 dB/步对数阶梯式递增/递减指令 SPI®兼容型串行接口 3 V至5 V单电源或±2.5 V双电源供电产品详情AD5231是一款采用非易失性存储器*的数字控制电位计**,提供1024阶分辨率。它可实现与机械电位计相同的电子调整功能,而且具有增强的分辨率、固态可靠性和遥控能力。该器件功能丰富,可通过一个标准三线式串行接口进行编程,具有16种工作与调整模式,包括便笺式编程、存储器存储与恢复、递增/递减、±6 dB/步对数阶梯式调整、游标设置回读,并额外提供EEMEM用于存储用户自定义信息,如其它器件的存储器数据、查找表或系统识别信息等。在便笺式编程模式下,可以将特定设置直接写入RDAC寄存器,以设置端子W–A与端子W–B之间的电阻。此设置可以存储在EEMEM中,并在系统上电时自动传输至RDAC寄存器。EEMEM内容可以动态恢复,或者通过外部PR选通脉冲予以恢复;WP功能则可保护EE...

  CAT25128 128-kb SPI串行CMOS EEPROM存储器

  信息 CAT25128是一个128 kb串行CMOS EEPROM器件,内部组织为16kx8位。它具有64字节页写缓冲区,并支持串行外设接口(SPI)协议。该器件通过片选()输入启用。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 输入可用于暂停与CAT25128设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。片上ECC(纠错码)使该器件适用于高可靠性应用。适用于新产品(Rev. E) ) 20 MHz SPI兼容 1.8 V至5.5 V操作 硬件和软件保护 低功耗CMOS技术 SPI模式(0,0和1,1) 工业和扩展温度范围 自定时写周期 64字节页写缓冲区 块写保护 - 保护1 / 4,1 / 2或全部EEPROM阵列 1,000,000编程/擦除周期 100年数据保留

  8引脚PDIP,SOIC,TSSOP和8焊盘TDFN,UDFN封装 此器件无铅,无卤素/ BFR,符合RoHS标准 具有永久写保护的附加标识页...

  CAT25256 256-kb SPI串行CMOS EEPROM存储器

  信息 CAT25256是一个256 kb串行CMOS EEPROM器件,内部组织为32kx8位。它具有64字节页写缓冲区,并支持串行外设接口(SPI)协议。该器件通过片选()输入启用。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。输入可用于暂停与CAT25256设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。片上ECC(纠错码)使该器件适用于高可靠性应用。适用于新产品(Rev. E) ) 20 MHz(5 V)SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0)和(1,1) ) 64字节页面写缓冲区 具有永久写保护的附加标识页(新产品) 自定时写周期 硬件和软件保护 100年数据保留 1,000,000编程/擦除周期 低功耗CMOS技术 块写保护

  - 保护1 / 4,1 / 2或整个EEPROM阵列 工业和扩展温度范围 8引脚PDIP,SOIC,TSSOP和8焊盘UDFN和TDFN封装 此器件无铅,无卤素/ BFR,符合RoHS标准...

  信息 CAT25040是一个4-kb SPI串行CMOS EEPROM器件,内部组织为512x8位。安森美半导体先进的CMOS技术大大降低了器件的功耗要求。它具有16字节页写缓冲区,并支持串行外设接口(SPI)协议。该器件通过片选()启用。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 输入可用于暂停与CAT25040设备的任何串行通信。该器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 20 MHz(5 V)SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0和1,1) 16字节页面写入缓冲区 自定时写入周期 硬件和软件保护 块写保护 - 保护1 / 4,1 / 2或整个EEPROM阵列 低功耗CMOS技术 1,000,000编程/擦除周期 100年数据保留 工业和扩展温度范围 PDIP,SOIC,TSSOP 8引脚和TDFN,UDFN 8焊盘封装 这些器件无铅,无卤素/ BFR,符合RoHS标准...

  信息 CAT25080 / 25160是8-kb / 16-kb串行CMOS EEPROM器件,内部组织为1024x8 / 2048x8位。它们具有32字节页写缓冲区,并支持串行外设接口(SPI)协议。该器件通过片选()输入启用。此外,所需的总线信号是时钟输入(SCK),数据输入(SI)和数据输出(SO)线。 输入可用于暂停与CAT25080 / 25160设备的任何串行通信。这些器件具有软件和硬件写保护功能,包括部分和全部阵列保护。 10 MHz SPI兼容 1.8 V至5.5 V电源电压范围 SPI模式(0,0和1,1) 32字节页写缓冲区 自定时写周期 硬件和软件保护 块写保护 - 保护1 / 4,1 / 2或全部EEPROM阵列 低功耗CMOS技术 1,000,000个编程/擦除周期 100年数据保留 工业和扩展温度范围 符合RoHS标准的8引脚PDIP,SOIC,TSSOP和8焊盘TDFN,UDFN封装...

http://crunaties.com/gujiahua/162.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有